PLDs
Bei Galep5 muß die Externe DC –Stromversorgung bei PLD-Aktionen angeschlossen sein.
GAL
GALEP-III kann GALs (Generic Array Logic) programmieren, wie sie von Herstellern wie Lattice, National Semiconductor oder SGS lieferbar sind. Mit Hilfe von GALs lassen sich kundenspezifische Logikschaltkreise definieren. Drei GAL-Typen ersetzen praktisch sämtliche Standard-PALs.
Sobald bei der Bauteilwahl ein GAL statt eines Speicherbausteins ausgewählt ist, zeigt das Pufferfenster statt der Hex-Daten die Fuse-Map des gewählten GALs an. Im Optionendialog können die Einstellungen für die Fuse-Daten, die Signatur (UES User electronic Signature) und die Security-Fuse vorgenommen werden.
Die User-Signatur erlaubt eine kurze Kennzeichnung des Bausteins; sie lässt sich direkt in ASCII-Zeichen eingeben.
Das Security-Bit verhindert, wenn gesetzt, ein Auslesen des GALs. Es lässt sich nur durch komplettes Löschen des Bausteins wieder zurücksetzen.
Hinweis: In den aktuellen Programmierspezifikationen werden auch bei den älteren GAL-Typen (A- u. Standard-Typ) Master-Bit und Programmierzähler nicht weiter unterstützt.
EPLDs von ATMEL (ATFs)
Bezüglich der Optionseingabe im Optionendialog gilt zunächst für die ATF-EPLDs von ATMEL das gleiche wie für die GALs.
Eine Ausnahme hiervon bilden die Typen ATF16LV8C und ATF16V8C. Diese Baustein besitzen zwei Betriebsarten:
1.Standard - Modus
2.Extended - Modus
Zu 1.:
Im Standard - Modus ist der ATF-Typ kompatibel zu dem herkömmlichen 16V8 Jedec-File mit den Fuses von 0 - 2193. Der Power-Down- bzw. Sleep-Modus kann nicht per Software eingestellt werden und ist stets disabled. In der Bauteilwahl müssen hierfür die Typen ATF16LV8C oder ATF16V8C ausgewählt werden.
Zu 2.:
Für den Extended - Modus müssen die Typen ATF16LV8CEXT oder ATF16V8CEXT gewählt werden. In dieser Betriebsart wird über die zusätzliche Fuse 2194 der Sleep-Modus enabled/disabled. Es gilt:
Fuse 2194 = 0: Sleep-Mode disabled,
Fuse 2194 = 1: Sleep-Mode enabled.
Weitere Details entnehmen Sie bitte der Dokumentation von ATMEL oder Ihres Entwicklungswerkzeuges.
ATF750C/CL/LVC/LVCL
I. Prog. Mode ATF750C/CL/LVC/LVCL(V750):
Verwendet Jedec Dateien vom Typ V750.
UES, PD, PPK und Security sind nicht in der Jedec Datei vorhanden.
PD und PPK Fuses werden fest mit 0(abgeschaltet) programmiert.
Die Security fuse wird nicht programmiert (Der security fuse zustand im Options Menu wird ignoriert).
Die Konfiguration Fuses #14395 bis #14434 werden mit 0 programmiert.
Die UES bits werden mit 0 programmiert und weder gelesen noch verifiziert.
Prog. Mode ATF750C/CL/LVC/LVCL(V750B):
Verwendet Jedec Dateien vom Typ V750B.
UES, PD und PPK Fuses sind nicht in der Jedec Datei vorhanden.
PD und PPK Fuses werden fest mit 0(abgeschaltet) programmiert.
Die UES Fuse bits werden mit 0 programmiert und weder gelesen noch verifiziert.
Die Security fuse wird programmiert, wenn im sie im Options Menu eingeschaltet ist.
III. Prog. Mode ATF750C/CL/LVC/LVCL:
Verwendet Jedec Dateien vom Typ F750C.
Die Security fuse wird programmiert, wenn im sie im Options Menu eingeschaltet ist.
Die PD Fuse wird fest mit 0(abgeschaltet) programmiert.
UES und PPK Fuse Werte aus der Jedec Datei werden programmiert und verifiziert.
Die reservierten Fuse Bits #14501 bis #14503 werden weder programmiert noch verifiziert und der Pufferinhalt wird beim Lesen zu 0 gesetzt.
IV. Prog. Mode ATF750CEXT/LVCEXT:
Verwendet Jedec Dateien vom Typ F750C.
Die Security fuse wird programmiert, wenn im sie im Options Menu eingeschaltet ist.
UES,PD und PPK Fuse Werte aus der Jedec Datei werden programmiert und verifiziert.
Die reservierten Fuse Bits #14501 bis #14503 werden weder programmiert noch verifiziert und der Pufferinhalt wird beim Lesen zu 0 gesetzt.
Nicht jeder ATF750 Baustein kann mit diesem Mode programmiert werden -> Fehlermeldung falscher GAL Baustein.
Ein Verify nach Mode I. bis III. kann einen Verify Fehler erzeugen. Ursache können die UES, PD und PPK Fuses sein, welche beim Programmieren fest auf 0 gesetzt werden aber ungleich dem Pufferinhalt sein können.
PALCE von AMD
Siehe GALs!